《ADS高速電路信號完整性應用實例》
《ADS高速電路信號完整性應用實例》
GITHUB:
https://github.com/jash-git/Jash-good-idea-20220101-001/tree/main/HW/ADS
扉頁; 1
版權; 2
前言; 3
目錄; 5
實例1 單端傳輸線阻抗分析; 7
1.1 創建 ADS 專案檔案; 7
1.2 模擬電路建立; 9
1.3 電路優化; 14
1.4 版圖模擬設定; 15
1.5 電磁模擬; 18
1.6 CILD工具使用; 23
實例2 差分傳輸線分析; 27
2.1 創建 ADS 專案檔案; 27
2.2 差分線版圖元件創建; 27
2.3 差分線損耗串擾模擬; 28
2.4 差分線阻抗分析; 30
2.5 單端S參數到差分/共模S參數的轉換; 33
2.6 SnP文件導入; 35
實例3 傳輸線及三維連接器TDR模擬; 40
3.1 PCB TDR模擬實驗; 40
3.2 PCB及連接器TDR模擬實驗; 54
實例4 基於測量的通道建模; 62
4.1 通道測量結果顯示; 62
4.2 通道時域特性模擬; 63
4.3 建立通道模型; 65
4.4 通道模型的優化; 67
4.5 使用優化通道模型進行模擬; 72
實例5 PCB板材寬頻參數提取; 74
5.1 測量文件的導入和驗證; 77
5.2 AFR和測量結果去嵌入; 79
5.3 介電常數擬合; 84
實例6 CEI-25G-LR通道特性一致性分析; 88
6.1 建立通道模型並模擬; 89
6.2 通過AEL 指令碼語言自訂測量函數; 90
6.3 插入損耗曲線; 91
6.4 擬合插入損耗曲線; 92
6.5 插入損耗曲線偏差; 94
6.6 回波損耗曲線; 95
6.7 綜合串擾雜訊; 96
實例7 高速串列鏈路的通道模擬; 98
7.1 PCIE通道模型; 110
7.2 基本的通道模擬; 111
7.3 串擾（Xtalk） 對通道性能的影響; 112
7.4 CTLE均衡; 112
7.5 FFE均衡; 115
7.6 DFE均衡; 116
7.7 通道的階躍回應與衝擊回應; 116
7.8 IBIS-AMI模型模擬; 118
7.9 通道參數掃描與最優化; 119
實例8 使用IBIS-AMI模型分析高速串列鏈路實測波形; 122
8.1 測量波形; 123
8.2 通道建模; 125
8.3 模型驗證; 128
8.4 AMI模型的後處理和分析; 134
8.5 掃描參數; 136
實例9 光通道IBIS-AMI模型創建及驗證; 139
9.1 在SystemVue中進行光通道IBIS-AMI模型創建; 140
9.2 在ADS中進行光通道IBIS-AMI模型驗證; 146
實例10 Cadence Allegro版圖的提取、導入及模擬; 150
10.1 AllegroDFI外掛程式的安裝及設置; 150
10.2 在Allegro軟體中使用AllegroDFI外掛程式進行版圖提取; 152
10.3 創建ADS工程，導入Allegro版圖; 159
10.4 查看導入的版圖; 161
10.5 Momentum設置及模擬; 166
10.6 將電磁場模擬結果代入ADS原理圖進行模擬; 179
實例11 DDR4模擬及一致性測試; 187
11.1 DDR4一致性測試關鍵指標; 197
11.2 DDR4一致性測試步驟; 198
實例12 DDR BUS模擬器; 204
12.1 DDR4一致性測試面臨的挑戰; 204
12.2 DDR BUS模擬設置實例; 206
實例13 電源完整性分析——電源網路阻抗分析;
213
13.1 版圖的截取與導入; 213
13.2 將ADFI匯出的版圖導入到ADS; 216
13.3 EM setup設置; 220
13.4 PDN阻抗回應; 226
附錄A ADS信號完整性模擬常見問題及解答; 229
反侵權盜版聲明; 256